I modelli costruttivi delle CPU stanno cambiando e il numero dei nanometri è uno dei parametri che molti citano: senza però sapere cosa realmente indica.
CPU – Alta efficienza e transistor
Nel precedente articolo abbiamo parlato dei parametri IPC e CPI come indicatori approssimativi dell’efficienza. Se da un lato questi due elementi permettono di definire lo schema di calcolo dietro unità CISC e RISC, dall’altro non risultano essere un parametro standardizzato. Facendo un confronto tra due set di istruzioni, uno complesso e uno semplice, sottoposti all’analisi di un processore RISC possiamo spiegare meglio la loro “dipendenza” da determinati fattori.
- Istruzioni semplici
– Le istruzioni semplici vengono eseguite dal processore RISC (Reduced instruction Set Computer) come processi singoli a basso livello di risorse. In questo caso un set di istruzioni per andare da A a D sarà eseguito linearmente scegliendo il percorso A-D. - Istruzioni complesse
– Le istruzioni complesse vengono eseguite dal processore RISC tramite un processo di emulazione di un processore CISC (Complex Instruction Set Computer). Il processore CISC può accedere a un linguaggio di alto livello e con esso può gestire set di istruzioni complesse. Tali istruzioni vengono trattate come una singola informazione compatta da decodificare per eseguire i vari step che la compongono. Ad agevolare il processo di calcolo delle informazioni troviamo elementi come le “pipeline” che permettono di gestire più informazioni in parallelo ed eseguire una istruzione complessa. In questo caso il set di informazioni per andare da A a D non sarà limitato al percorso breve, bensì includerà dati intermedi tacciando il percorso A-B-C-D.
Le istruzioni semplici sono avvantaggiate dalla rapidità di esecuzione e comportano un alto numero di istruzioni completate alla fine del ciclo. Inversamente le istruzioni complesse richiederanno un maggior numero di risorse e un conseguenziale aumento del tempo di calcolo. Ad influenzare molto questo genere di istruzioni ci sono fattori come la mancanza di ottimizzazione per linee parallele o i tempi di emulazione.
Transistor e nm
Come si evince dalla parte superiore: i valori di IPC definiscono solo l’efficienza interna media di una unità. I valori che realmente vanno a definire l’efficienza, in questo caso in termini di consumi e potenza, sono i Transistor.
Quando si parla di CPU con processo costruttivo a Xnm si identifica con X la lunghezza media del gate dei Transistor espressa in nanometri. I processi costruttivi a basso numero di nm permettono di inserire elementi di piccole dimensioni e questo può portare a due casi specifici:
- Miniaturizzazione della tecnologia
– Diminuendo la dimensione dei Transistor si può procedere a rielaborare la struttura fisica dell’unità di calcolo creando unità a dimensioni ridotte. Questo caso si applica alla tecnologia per dispositivi del segmento Mobile (riferimento al SoC) permettendo di ottimizzare lo spazio sulla scheda. - Aumento della densità
– Mantenendo la medesima dimensione dell’unità si può procedere con l’aumento del numero di transistor variando il parametro della densità di tali elementi. Una maggiore densità comporta, sotto diversi aspetti, una maggiore efficienza sia nei consumi sia per la potenza di calcolo.
L’introduzione del parametro “densità” risulta fondamentale per spiegare il fattore efficienza. Molti, erroneamente, pensano che diminuendo il numero di nanometri si ottiene un processore con maggiore potenza di calcolo. Se non si hanno le specifiche da parte del produttore è sbagliato ipotizzare che il nuovo processo costruttivo si sia spostato nel campo della densità invece che nel campo della miniaturizzazione e viceversa. Basti pensare che già nel lontano 2002 IBM aveva progettato unità a 6nm mentre ditte come AMD, Intel e TSMC erano ancora a lavoro su modelli commerciali da 90nm.
L’importanza dei Transistor nei prossimi anni
Le CPU continuano a evolversi e i processi costruttivi procedono verso il loro limite naturale imposto dalla fisica. La maggior parte dei processori sviluppati si basano sull’utilizzo di materiali semiconduttori, definiti “wafer”, strutturati come un sottile strato di cristalli di silicio, mentre una piccola porzione invece sfrutta elementi alternativi. Procedendo con la riduzione della lunghezza media dei gate dei transistor ci si avvicina sempre di più ai limiti imposti dalle leggi fisiche. Visto l’attuale andamento della ricerca, con TSMC già a lavoro su 6nm e 5nm, è da ipotizzare un possibile “blocco” a 3nm tra il 2022 e il 2023.
A tal proposito i maggiori gruppi di ricerca, di cui fanno parte Intel e AMD, stanno vagliando l’implementazione delle attuali tecnologie su elementi diversi. Viste le innovazioni della ricerca sui materiali organici, chimica del Carbonio, è possibile ipotizzare un passaggio sperimentale per trovare tecnologie con maggiore efficienza.
Questi dati, in relazione alle notizie sulle nuove serie dei colossi di Santa Clara e Sunnyvale, mostrano la necessità di preparare il mercato alle nuove generazioni sperimentali. Intel, come risposta temporanea al problema, sta procedendo con un cambio della microarchitettura per massimizzare la resa dei transistor, procedendo successivamente a migliorarne la densità. AMD, all’inverso, ha perfezionato il modello costruttivo a 7nm dell’architettura Zen 2 e procede al lancio di Zen 3 con il medesimo processo costruttivo.
Entrambe le ditte si stanno limitando al rilascio delle notizie essenziali senza scoprire totalmente i loro piani. Vedremo in futuro l’evoluzione del mercato CPU e quale dei due colossi guiderà la ricerca verso la nuova frontiera dei materiali innovativi.
Per restare sempre aggiornato sulle ultime novità scarica la nostra APP ufficiale oppure iscriviti alle nostre notifiche istantanee oppure seguici su Facebook, Twitter, Telegram e Instagram!
